Dipl. Inf. (univ.) Jürgen Peter Jeitner
     Hauptseite
   Lehre
















































Adresse: Lehrstuhl für Rechnertechnik und Rechnerorganisation (LRR)
Institut für Informatik / I10
TU München
Boltzmannstr. 3
D-85748 Garching b. München
Büro 01.06.057
E-Mail: jeitner@in.tum.de
Telefon: +49 (0)89/ 289-18480

 
Ich bin Mitglied der Architektur-Gruppe am Lehrstuhl für Rechnertechnik und Rechnerorganisation (LRR) der Technischen Universität München (TUM). Meine Hauptinteressengebiete sind Eingebettete Prozessoren und rekonfigurierbare Bausteine mit Hauptaugenmerk auf "Field Programmable Gate Arrays" (FPGAs).

 
    Forschungsprojekte











































     
  EPP: Embedded Parallel Processors
  SMiLE: Shared Memory in a LAN-like Environment
  EP-Cache: Cachearchitekturen für SMPs
  Balance: Middleware für hochverfügbare Systeme
  Monitoring-Framework: Evaluierung neuer und neuartiger Monitoring-Techniken (Kooperation mit Cornell University)

 
    Forschungsaktivitäten

















































































































































       
  2000: Evaluierung und Klassifizierung von Eingebetteten Microprozessoren
 		  
2001: Evaluierung und Klassifizierung von Eingebetteten Microprozessoren
2001: Entwicklung eines Hardwaremonitors für SCI-basierte Cluster mittels VHDL
 
  2002: Untersuchung von Monitoring-Eigenschaften moderner CPUs und Entwurf neuer Monitoring-Ansätze (Schwerpunkt: Cache- bzw. Speicherüberwachung)  
  2002: Evaluierung und konzeptionelle Entwicklung von adaptiven Prozessoren (Adaptive Computing)
 		  
  2003: Entwurf neuer Monitoring-Ansätze  
  2003: Evaluierung und konzeptionelle Entwicklung von adaptiven Prozessoren  

 
 
  10.09.2003